Elektronik I ve II: Analog ve Sayısal Devre Temelleri

Elektronik I ve II kapsamında amaç formül ezberlemekten çok devreyi hangi fiziksel ilişkinin belirlediğini görmektir. Konu akışı Ohm ve Kirchhoff yasalarından yarı iletkenlere, transistörlerden yükselteç ve filtrelere uzanır; işaret yönü, çalışma bölgesi ve ideal model varsayımları özellikle açık tutulur.

Ünite 1: Temel Elektriksel Büyüklükler ve Devre Elemanları

Temel elektriksel büyüklükler anlatılırken alan çizgileri, yük, potansiyel ve gerilim kavramları arasındaki ilişkiyi doğrudan görünür kılar.

1.1. Elektrik Yükü

Elektrik yükü, maddenin temel elektriksel özelliklerinden biridir. Pozitif ve negatif olmak üzere iki işaretli yük bulunur. Aynı işaretli yükler birbirini iter, zıt işaretli yükler birbirini çeker.

Elektronun yükünün büyüklüğü temel yük olarak alınır:

e = 1,602 x 10^-19 C

Bir cismin net yükü temel yükün tam katları biçimindedir:

Q = n e

Burada Q elektrik yükü, n yük taşıyıcılarının net sayısıdır.

İki noktasal yük arasındaki elektrostatik kuvvet Coulomb yasasıyla ifade edilir:

F = (1 / 4 pi epsilon) x |q1 q2| / r^2

Burada epsilon ortamın elektriksel geçirgenliğidir.

1.2. Elektrik Alan

Bir elektrik yükünün çevresinde başka yükler üzerinde kuvvet oluşturabildiği bölge elektrik alan olarak tanımlanır.

Elektrik alan şiddeti:

E = F / q

bağıntısıyla verilir.

Birim:

N/C

ve eşdeğer olarak:

V/m

kullanılabilir.

1.3. Potansiyel Fark

Bir birim yükü iki nokta arasında taşımak için gerekli enerji potansiyel farkı belirler:

V = W / Q

Burada:

• V: gerilim,
• W: enerji,
• Q: yüktür.

Gerilim birimi volttur.

1.4. Elektrik Akımı

Bir iletken kesitinden birim zamanda geçen net yük akımı elektrik akımıdır:

I = dQ / dt

Sabit akım için:

I = Q / t

Akım birimi amperdir.

Konvansiyonel akım yönü pozitif yüklerin hareket yönü olarak tanımlanır. Metallerde gerçek yük taşıyıcıları elektronlar olduğundan elektron hareketi konvansiyonel akım yönünün tersidir.

1.5. Elektrik Enerjisi ve Güç

Bir yükün V potansiyel farkı altında kazandığı veya kaybettiği enerji:

W = QV

Elektriksel güç:

P = dW / dt

Sabit veya anlık devre büyüklükleri için:

P = VI

Direnç üzerinde Ohm yasası kullanılırsa:

P = I^2 R

ve:

P = V^2 / R

elde edilir.

1.6. Direnç ve Ohm Yasası

Ohmik bir elemanda gerilim ile akım doğrusal ilişkilidir:

V = IR

Direnç:

R = V / I

olarak tanımlanır.

Direnç birimi ohmdur.

Bir iletkenin direnci geometrisine ve malzemesine bağlıdır:

R = rho l / A

Burada:

• rho: özdirenç,
• l: iletken uzunluğu,
• A: kesit alanıdır.

İletkenlik:

G = 1 / R

öziletkenlik ise:

sigma = 1 / rho

olarak tanımlanır.

1.7. Ohmik ve Ohmik Olmayan Elemanlar

Ohmik elemanda akım-gerilim karakteristiği doğrusaldır ve eğim sabit direnç değerini belirler.

Diyot gibi doğrusal olmayan elemanlarda:

V / I = sabit

değildir.

Bu nedenle doğrusal olmayan elemanların çalışma davranışı yalnız tek bir direnç değeriyle açıklanamaz.

1.8. Direncin Sıcaklığa Bağlılığı

Belirli sıcaklık aralığında metal bir iletken için direnç yaklaşık olarak:

R(T) = R0 [1 + alpha (T - T0)]

ile ifade edilebilir.

Burada alpha sıcaklık katsayısıdır.

Bu bağıntı geniş sıcaklık aralıklarında tam doğrusal değildir. Yarıiletkenlerde sıcaklık davranışı metallerden farklıdır.

1.9. İndüktör

İndüktör, akımdaki değişime karşı elektromanyetik indüksiyon nedeniyle gerilim üretir:

vL(t) = L di(t) / dt

Burada L endüktanstır.

Endüktans birimi henrydir.

İndüktörde depolanan enerji:

WL = 1/2 L I^2

olur.

İdeal indüktör DC kararlı durumda kısa devreye yaklaşır. Bunun nedeni akım sabitlendiğinde:

di/dt = 0

olmasıdır.

Gerçek indüktörlerde sargı direnci, çekirdek kayıpları ve parazitik kapasiteler de bulunur.

1.10. Kondansatör

Kondansatör iki iletken yüzey arasında elektrik alan biçiminde enerji depolar.

Temel bağıntı:

Q = CV

Akım-gerilim ilişkisi:

iC(t) = C dv(t) / dt

olarak verilir.

Kondansatörde depolanan enerji:

WC = 1/2 C V^2

olur.

İdeal kondansatör DC kararlı durumda açık devreye yaklaşır. Gerilim artık değişmiyorsa:

dv/dt = 0

ve dolayısıyla akım sıfır olur.

1.11. İdeal Kaynaklar

İdeal gerilim kaynağı uçlarındaki gerilimi yükten bağımsız tutar. İdeal iç direnci sıfırdır.

İdeal akım kaynağı yükten bağımsız sabit akım üretir. İdeal iç direnci sonsuzdur.

Gerçek kaynaklar ideal değildir. Gerilim kaynağı seri iç direnç, akım kaynağı ise paralel iç direnç ile modellenebilir.

1.12. Elektronik Zincirini Devre, Ölçüm ve Sayısal Sınır Üzerinden Okumak

Elektronik I ile Elektronik II birbirinden kopuk iki ders değildir.

İlk ders fiziksel eleman ve analog devre davranışını kurar:

yük
↓
akım ve gerilim
↓
R, L, C
↓
devre analizi
↓
yarıiletken
↓
diyot
↓
BJT / FET
↓
yükselteç

İkinci ders aynı fiziksel elemanların ayrık mantık seviyelerinde kullanılmasından doğan sayısal sistemi inceler:

transistör anahtarlama
↓
0 ve 1
↓
Boolean cebri
↓
lojik kapılar
↓
bileşimsel devreler
↓
aritmetik devreler
↓
bellek elemanları
↓
sırasal devreler

Bu iki çizginin birleştiği nokta transistördür.

Analog elektronikte transistör çoğunlukla kontrollü ve yaklaşık doğrusal yükseltme bölgesinde kullanılır.

Sayısal elektronikte ise transistorlar esas olarak anahtar davranışı üzerinden lojik seviyeleri oluşturur.

Bir bilgisayar işlemcisinin en temel aritmetik işlemi bile fiziksel olarak transistor, kapasite, iletken, saat işareti ve güç dağıtımı gerçeklerine bağlıdır.

Bu nedenle:

Boolean cebri

yalnız soyut matematik değildir.

Aşağıdaki fiziksel zincirin üst düzey modelidir:

yarıiletken fiziği
↓
MOSFET
↓
CMOS kapı
↓
lojik işlev
↓
toplayıcı / seçici / register
↓
işlemci

Ünite 2: DC Devreleri ve Devre Analizi

Bir DC devre çözüleceği zaman önce referans düğüm ve bilinmeyen düğüm gerilimleri belirlenir. Devrede ideal gerilim kaynaklarının konumuna göre düğüm veya süperdüğüm denklemleri kurulur; akım kaynaklarının yönleri tutarlı seçilir. Çözümden sonra her dal için Ohm yasası, düğüm akım dengesi ve toplam güç dengesi yeniden kontrol edilir. Matematiksel olarak çözülen fakat güç dengesi sağlamayan bir sonuç, genellikle işaret veya bağlantı hatasının göstergesidir.

2.1. Elektromotor Kuvvet

Kaynağın birim yüke sağladığı enerji elektromotor kuvvet, EMK, olarak tanımlanır:

epsilon = W / Q

EMK fiziksel anlamda bir kuvvet değil, gerilim boyutunda bir büyüklüktür.

İç direnci r olan kaynak R yüküne bağlanırsa:

I = epsilon / (R + r)

yük gerilimi:

VL = IR

olur.

2.2. Maksimum Güç Aktarımı

Thevenin eşdeğerinde kaynak:

Vth

gerilimi ve:

Rth

direnciyle temsil edilsin.

Yüke aktarılan güç:

PL = Vth^2 RL / (Rth + RL)^2

olur.

Maksimum güç koşulu:

RL = Rth

şeklindedir.

Bu nokta maksimum verim noktası değildir. Dirençli DC devrede bu koşulda kaynağın eşdeğer direncinde de yük kadar güç harcanır.

2.3. Seri Dirençler

Seri bağlı dirençlerden aynı akım geçer:

Req = R1 + R2 + ... + Rn

Gerilimler dirençlerle orantılı bölünür.

2.4. Paralel Dirençler

Paralel bağlı dirençlerin gerilimleri aynıdır:

1 / Req = 1/R1 + 1/R2 + ... + 1/Rn

İki direnç için:

Req = R1 R2 / (R1 + R2)

2.5. Kirchhoff Akım Yasası

Bir düğüme giren akımların cebirsel toplamı çıkan akımların cebirsel toplamına eşittir:

sum I = 0

Bu yasa yük korunumu ilkesinin devre karşılığıdır.

2.6. Kirchhoff Gerilim Yasası

Kapalı bir çevrede gerilim yükselmeleri ve düşümlerinin cebirsel toplamı sıfırdır:

sum V = 0

Bu yasa lumped circuit yaklaşımında enerji korunumu ile ilişkilidir.

2.7. Düğüm Gerilim Yöntemi

Bir referans düğümü seçilir. Diğer düğümlerin gerilimleri bilinmeyen olarak alınır.

Her düğüm için Kirchhoff akım yasası yazılır.

Örneğin:

(V1 - Va)/R1 + (V2 - Va)/R2 + (0 - Va)/R3 = 0

Bu yaklaşım özellikle çok sayıda akım kolu bulunan devrelerde etkilidir.

2.8. Çevre Akımı Yöntemi

Bağımsız çevrelere çevre akımları atanır. Her çevre için Kirchhoff gerilim yasası uygulanır.

İki çevrenin ortak direnci varsa o dirençteki gerilim düşümü akımların farkına bağlıdır:

V = R(I1 - I2)

2.9. Gerilim Bölücü

Seri iki direnç için çıkış R2 üzerinden alınıyorsa:

Vout = Vin R2 / (R1 + R2)

Bu bağıntı çıkışa bağlanan yük gerilim bölücüyü önemli ölçüde etkilemiyorsa geçerlidir.

2.10. Akım Bölücü

İki paralel direnç için toplam akım I ise:

I1 = I R2 / (R1 + R2)

I2 = I R1 / (R1 + R2)

Akım küçük direnç üzerinden daha fazla akar.

2.11. Thevenin Eşdeğeri

Doğrusal iki uçlu bir ağ:

Vth

gerilim kaynağı ile seri:

Rth

direncine indirgenebilir.

İzlenecek temel yol:

1. yükü ayır,
2. açık devre uç gerilimini bul,
3. bağımsız kaynakları etkisizleştirerek eşdeğer direnci bul,
4. devreyi Vth ve Rth ile temsil et.

Bağımlı kaynak varsa eşdeğer direnç doğrudan kaynak söndürme ile her zaman bulunamaz. Test kaynağı kullanılabilir.

2.12. Norton Eşdeğeri

Aynı ağ Norton biçiminde:

In

akım kaynağı ile paralel:

Rn

direnciyle gösterilir.

İlişkiler:

Rn = Rth

Vth = In Rth

In = Vth / Rth

2.13. Kaynak Dönüşümü

Seri dirençli gerilim kaynağı ile paralel dirençli akım kaynağı dış uçlar açısından eşdeğer olabilir:

Is = Vs / R

Bu dönüşüm yalnız aynı iki uçtan bakıldığında eşdeğer davranışı ifade eder.

2.14. Tolerans, Yükleme Etkisi ve Ölçüm Belirsizliği

Şemadaki nominal değer ile fiziksel devredeki değer aynı değildir. Direnç toleransı, kapasitörün sıcaklık ve gerilim bağımlılığı, op-amp giriş ofseti, ADC referans hatası ve güç kaynağı dalgalanması birlikte değerlendirilmelidir. Tasarım yalnız tipik değerde değil makul en kötü durumda da çalışmalıdır.

Ölçüm cihazı da devrenin parçası hâline gelir. Osiloskop probunun kapasitansı hızlı düğümü, multimetrenin giriş direnci yüksek empedanslı bölücüyü etkileyebilir. Bu nedenle "ölçtüm" ifadesi; cihaz, bant genişliği, prob, örnekleme ve bağlantı biçimiyle birlikte anlamlıdır.

Üretim öncesi doğrulamada tolerans analizi, Monte Carlo benzetimi ve köşe durumları yararlıdır; fakat modelin içerdiği parazitik elemanların doğruluğu kadar güvenilirdir. Simülasyon ile tezgâh ölçümü arasındaki fark, çoğu zaman modelde görünmeyen fiziksel etkileri gösteren değerli bir veridir.

2.15. Devre Sonucunu Ölçümle Doğrulamak

Bir devre hesabı nominal bileşenlerle yapılır; gerçek devre ise tolerans, sıcaklık, besleme değişimi ve ölçüm cihazının yükleme etkisini içerir. Bu nedenle simülasyon sonucu, ölçüm sonucu ve veri sayfası sınırları aynı şey değildir.

Ölçüm kaydında prob tipi, bant genişliği, topraklama biçimi, örnekleme hızı ve besleme koşulu belirtilmelidir. Analog devrede birkaç pikofaradlık prob kapasitansı veya yüksek empedanslı bir düğümde ölçü aletinin giriş direnci sonucu değiştirebilir.

Tasarım kararı tek “tipik” değere değil, makul köşe durumlarına dayanır. Üretici veri sayfasındaki min/typ/max değerleri, tolerans analizi ve laboratuvar ölçümü birlikte kullanıldığında devrenin hangi koşullarda çalıştığı daha açık hâle gelir.

Düğüm çözümünü yükleme ve güç dengesiyle sınamak. İdeal 12 V kaynağına seri 2 kΩ, düğümden toprağa 4 kΩ bağlandığında düğüm gerilimi V = 12·4/(2+4) = 8 V olur. Seri koldan I = (12−8)/2000 = 2 mA geçer; düğümün tek çıkış kolu da 8/4000 = 2 mA taşır. Kaynak gücü 12·0,002 = 24 mW, dirençlerdeki güçler sırasıyla (0,002)²·2000 = 8 mW ve (0,002)²·4000 = 16 mW olduğundan güç dengesi sağlanır. Aynı düğüme 8 kΩ ölçüm yükü paralel bağlanırsa alt eşdeğer direnç 4 kΩ ∥ 8 kΩ = 8/3 kΩ olur ve gerilim yaklaşık 6,86 V seviyesine düşer. İlk hesabın bozulması devre yasasının değil, yüksüz varsayımının değişmesinin sonucudur. Bu nedenle bir ölçüm veya izleme devresi tasarlanırken giriş empedansı da çözümün parçasıdır.

Ünite 3: AC Devreleri, Fazörler ve Frekans Davranışı

AC ve frekans davranışı yalnız devre cevabı değil, ışığın da bir elektromanyetik dalga oluşu üzerinden yorumlanabilir.

Sinüzoidal kararlı hâl hesabında önce kaynakların aynı açısal frekansta olup olmadığı belirlenir. Aynı frekanstaki büyüklükler uygun RMS veya tepe değer geleneği seçilerek fazörlere dönüştürülür; empedans ağı çözüldükten sonra gerekirse zaman alanına dönülür. Farklı frekans bileşenleri tek bir fazör ağında toplanmamalıdır. Güç hesabında gerilim ve akımın faz farkı ile kullanılan genlik geleneği açıkça korunur.

3.1. Sinüzoidal İşaret

Sinüzoidal gerilim:

v(t) = Vm sin(omega t + phi)

ile yazılabilir.

Burada:

• Vm: tepe değer,
• omega: açısal frekans,
• phi: başlangıç fazıdır.

Açısal frekans:

omega = 2 pi f

Periyot:

T = 1/f

Türkiye'deki şebeke frekansı nominal olarak 50 Hz'dir.

3.2. Etkin Değer

Sinüzoidal gerilim ve akım için RMS değerler:

Vrms = Vm / sqrt(2)

Irms = Im / sqrt(2)

şeklindedir.

RMS değer, aynı dirençte aynı ortalama ısı gücünü üreten DC değere karşılık gelir.

3.3. Fazör Gösterimi

Aynı açısal frekanstaki sinüzoidal büyüklükler karmaşık düzlemde fazörle temsil edilebilir.

Örneğin:

V = |V| angle phi

Bu gösterim diferansiyel denklemleri cebirsel işlemlere dönüştürür.

3.4. Dirençte AC Davranışı

İdeal dirençte:

V = IR

Gerilim ve akım aynı fazdadır.

Empedans:

ZR = R

3.5. İndüktörde AC Davranışı

İndüktör empedansı:

ZL = j omega L

İndüktif reaktans:

XL = omega L

İdeal indüktörde gerilim akımdan 90 derece ileridedir.

3.6. Kondansatörde AC Davranışı

Kondansatör empedansı:

ZC = 1 / (j omega C)

Kapasitif reaktansın büyüklüğü:

XC = 1 / (omega C)

İdeal kondansatörde akım gerilimden 90 derece ileridedir.

3.7. Seri RLC Devresi

Seri RLC empedansı:

Z = R + j(XL - XC)

Büyüklük:

|Z| = sqrt(R^2 + (XL - XC)^2)

Faz:

phi = atan((XL - XC) / R)

Akım:

I = V / Z

3.8. AC Devresinde Güç

Anlık güç:

p(t) = v(t)i(t)

Ortalama gerçek güç:

P = Vrms Irms cos(phi)

Görünür güç:

S = Vrms Irms

Reaktif güç:

Q = Vrms Irms sin(phi)

Karmaşık güç:

S_complex = P + jQ

Güç faktörü:

PF = cos(phi)

3.9. Rezonans

Seri RLC devresinde rezonans:

XL = XC

olduğunda gerçekleşir.

Buna göre:

omega0 L = 1 / (omega0 C)

ve:

omega0 = 1 / sqrt(LC)

f0 = 1 / (2 pi sqrt(LC))

Rezonansta seri devrenin reaktif bileşenleri birbirini götürür:

Z = R

ve ideal koşullarda akım maksimum olur.

3.10. Alçak Geçiren RC Devresi

Basit RC alçak geçiren filtrede çıkış kondansatör üzerinden alınır.

Transfer fonksiyonu:

H(j omega) = 1 / (1 + j omega RC)

Kesim frekansı:

fc = 1 / (2 pi RC)

Düşük frekanslar daha az zayıflatılır, yüksek frekanslar bastırılır.

3.11. Yüksek Geçiren RC Devresi

Çıkış direnç üzerinden alınırsa:

H(j omega) = j omega RC / (1 + j omega RC)

Kesim frekansı yine:

fc = 1 / (2 pi RC)

olur.

Yüksek frekanslar geçirilirken düşük frekanslar bastırılır.

3.12. Türev Alıcı RC Yaklaşımı

Uygun zaman sabiti ve frekans koşullarında yüksek geçiren RC devresi yaklaşık türev davranışı gösterebilir:

vout(t) ≈ RC dvin(t)/dt

Bu yalnız yaklaşım bölgesinde geçerlidir. Genel yüksek geçiren filtre transfer fonksiyonu yerine kullanılamaz.

3.13. İntegral Alıcı RC Yaklaşımı

Uygun koşullarda alçak geçiren RC devresi yaklaşık integratör davranışı gösterebilir:

vout(t) ≈ (1/RC) integral vin(t) dt

Bu da belirli frekans bölgesinde geçerli yaklaşık davranıştır.

3.14. Faraday Kafesi ve Elektrostatik Ekranlama

Faraday kafesi, iletken bir yüzeyin elektrik yüklerini yeniden dağıtarak iç ve dış bölgeler arasındaki elektrik alan kuplajını değiştirmesi ilkesine dayanır. Elektrostatik dengedeki ideal iletkenin iç hacmindeki elektrik alan sıfırdır; ancak bu sonuç, iletken malzemenin kendisi ile boşluk içeren kapalı muhafazanın özelliklerinin birbirinden ayrılmasını gerektirir. İçeride bağımsız bir yük veya alan kaynağı bulunması durumunda boşluktaki alanın her yerde sıfır olduğu söylenemez. İdeal kapalı iletkenin dış alanlara karşı koruması ile içerideki kaynağın yüzey yükü dağılımı farklı sınır değer problemleridir.

Yükler, denge koşuluna ulaşıncaya kadar iletken yüzey boyunca hareket eder. İletken yüzey eşpotansiyeldir; buna karşılık gerçek metalin sonlu iletkenliği ve temas noktalarının direnci zamanla değişen uyarımda ihmal edilemeyebilir. Toprak bağlantısı, muhafazadaki ortak potansiyelin sabitlenmesi ve güvenlik açısından önem taşıyabilir; fakat elektrostatik ekranlamanın oluşması için her durumda zorunlu değildir. Koruma etkinliği, yalnızca malzemenin metalliğinden değil, geometriden ve alan kaynağının konumundan da etkilenir.

Elektrostatik çözümlemede Gauss yasası ve iletken sınırındaki normal alan koşulu kullanılır:

∮ E · dA = Q_iç / ε₀
E_iletken = 0                 (elektrostatik denge)
E_teğetsel = 0               (ideal iletken yüzey)

Buradaki ideal sonuçlar yalnız durağan alan içindir. Yüksek frekanslı ekranlama, indüklenmiş akımların ve elektromanyetik dalgaların malzemeyle etkileşiminin ayrıca modellenmesini gerektirir. Devre Teorisi eşdeğer kuplaj ve referans potansiyelini, Ölçme Sistemleri ise deneysel doğrulamayı ele alır.

3.15. Elektromanyetik Ekranlamanın Frekans ve Malzeme Bağımlılığı

Zamanla değişen alanlarda ekranın davranışı, elektrik alanın ve manyetik alanın ayrı bileşenlerine, kaynağın yakın veya uzak alan bölgesinde bulunmasına ve malzemenin iletkenlik (σ), manyetik geçirgenlik (μ) ve dielektrik özelliklerine bağlıdır. Düzlemsel uzak alan yaklaşımında yansıma, soğurma ve çoklu iç yansıma katkıları incelenebilir; ancak bu bileşenlerin bağımsız ve basitçe toplanması her geometri ve frekansta geçerli değildir. Yakın alan kaynaklarında alan empedansı düzlemsel dalgadan farklıdır; düşük frekanslı manyetik ekranlama için yüksek iletkenlik tek başına yeterli olmayabilir.

İyi iletken ve uygun düzlemsel yaklaşım için deri derinliği aşağıdaki bağıntıyla kestirilir:

δ ≈ √(2 / (ω μ σ))
ω = 2πf

Deri derinliği, alan genliğinin iletken içine doğru yaklaşık 1/e oranına indiği karakteristik uzaklıktır; muhafazanın toplam ekranlama etkinliğiyle özdeş değildir. Bir iletkenin kalınlığı birkaç deri derinliğini aşsa bile kapak, ek yeri, havalandırma yarığı ve kablo geçişi elektromanyetik sızıntı yolu oluşturabilir. Frekansın yükselmesi, deri etkisi nedeniyle levhanın soğurmasını artırabilirken açıklıkların elektriksel boyutunu büyüterek yapısal zayıflıkları artırabilir.

Ekranlama etkinliği mutlaka ölçülen büyüklükle birlikte tanımlanmalıdır:

SE_E = 20 log₁₀(|E_referans| / |E_ekranlı|) dB
SE_H = 20 log₁₀(|H_referans| / |H_ekranlı|) dB
SE_P = 10 log₁₀(P_referans / P_ekranlı) dB

Bu üç değer farklı alan empedanslarında genel olarak birbirine eşit değildir. Ölçüm noktası, kaynak tipi, polarizasyon, uzaklık ve bant genişliği verilmeden tek bir dB sayısının tüm kullanım koşullarını tanımladığı ileri sürülemez. Teknik temel Celozzi, Araneo ve Lovat'ın Electromagnetic Shielding çalışmasının 1–4. bölümlerinde geliştirilmektedir.

Ünite 4: Yarıiletkenlerin Fiziksel Temelleri

4.1. Enerji Bantları

Tek atomdaki ayrık enerji seviyeleri katı içinde çok sayıda atomun etkileşimiyle enerji bantlarına dönüşür.

Elektronik açısından iki temel bant:

• valans bandı,
• iletim bandıdır.

Aradaki bölge yasak enerji aralığıdır:

Eg

4.2. İletken, Yalıtkan ve Yarıiletken

Bir malzemenin elektriksel davranışı enerji bantlarının doluluğuna ve yasak enerji aralığına bağlıdır.

İletkenlerde serbest taşıyıcı üretmek kolaydır.

Yalıtkanlarda valans ile iletim bantları arasındaki enerji farkı büyüktür.

Yarıiletkenlerde bant aralığı, ısıl veya optik enerjiyle önemli taşıyıcı yoğunluğu oluşturabilecek büyüklüktedir.

Silisyum elektronik endüstrisinin temel yarıiletkenidir.

4.3. Elektron ve Delik

Bir elektron valans bandından iletim bandına geçtiğinde geride boş bir kuantum durumu kalır. Yarıiletken fiziğinde bu boşluk pozitif etkili bir taşıyıcı gibi modellenir ve delik olarak adlandırılır.

Elektrik iletimi:

• elektronlar,
• delikler

aracılığıyla gerçekleşebilir.

4.4. Elektron-delik Çifti

Yeterli enerji alan valans elektronu iletim bandına çıkarsa:

elektron + delik

çifti oluşur.

Tersi süreçte elektron bir deliği doldurabilir. Bu olaya yeniden birleşme denir.

4.5. Katkısız Yarıiletken

Saf yarıiletkende taşıyıcılar ısıl olarak oluşur.

Dengede:

n = p = ni

olur.

Burada ni öz taşıyıcı yoğunluğudur.

4.6. Katkılama

Yarıiletkene kontrollü safsızlık eklenerek elektriksel özellikleri değiştirilir.

Bu işleme doping veya katkılama denir.

4.7. N Tipi Yarıiletken

Donör atomlar ek serbest elektron sağlar.

N tipi malzemede:

• çoğunluk taşıyıcı: elektron,
• azınlık taşıyıcı: deliktir.

Malzemenin bütünü elektriksel olarak nötr kalır.

4.8. P Tipi Yarıiletken

Akseptör katkı maddeleri delik yoğunluğunu artırır.

P tipi malzemede:

• çoğunluk taşıyıcı: delik,
• azınlık taşıyıcı: elektrondur.

4.9. Fermi Seviyesi

Fermi seviyesi elektronların enerji durumlarını doldurma olasılıklarıyla ilgili termodinamik referanstır.

Fermi-Dirac dağılımı:

f(E) = 1 / [1 + exp((E - EF)/(kT))]

şeklindedir.

E = EF için:

f(EF) = 1/2

olur.

N tipi katkılama Fermi seviyesini iletim bandına, P tipi katkılama valans bandına yaklaştırır.

4.10. Sıcaklığın İletkenliğe Etkisi

Metallerde sıcaklık yükseldikçe kafes saçılması artar ve direnç çoğunlukla yükselir.

Yarıiletkenlerde sıcaklığın artması taşıyıcı yoğunluğunu güçlü biçimde artırabildiğinden iletkenlik önemli ölçüde artabilir.

4.11. Fotodirenç

Fotodirençte ışık enerjisi taşıyıcı yoğunluğunu değiştirir. Aydınlatma arttıkça direnç genellikle azalır.

Fotodirençler:

• ışık algılama,
• otomatik aydınlatma,
• optik ölçüm

uygulamalarında kullanılabilir.

Ünite 5: PN Eklemi ve Diyotlar

5.1. PN Eklemi

P ve N tipi yarıiletken birleştirildiğinde taşıyıcılar yoğunluk farkı nedeniyle eklem bölgesinde difüze olur.

Elektron ve deliklerin yeniden birleşmesi sonucunda serbest taşıyıcılardan yoksun bir tükenim bölgesi oluşur.

Bu bölgede iyonlaşmış katkı atomları iç elektrik alan oluşturur.

5.2. Termal Denge

Gerilim uygulanmamış PN ekleminde:

• difüzyon eğilimi,
• iç elektrik alanın oluşturduğu sürüklenme

dengeye gelir.

Net akım sıfırdır.

5.3. Doğru Polarma

P tarafı N tarafına göre pozitif yapılırsa doğru polarma oluşur.

Dış alan potansiyel engeli azaltır. Çoğunluk taşıyıcılarının eklemi geçmesi kolaylaşır ve akım hızlı artar.

5.4. Ters Polarma

P tarafı N tarafına göre negatif yapılırsa tükenim bölgesi genişler.

İdeal olmayan gerçek diyotta azınlık taşıyıcılarından kaynaklanan küçük ters akım akar.

Ters gerilim yeterince büyürse breakdown oluşabilir.

5.5. Diyot Denklemi

Temel Shockley modeli:

ID = IS [exp(VD / (n VT)) - 1]

Burada:

• IS: ters doyma akımı,
• n: idealite faktörü,
• VT = kT/q: termal gerilimdir.

Oda sıcaklığı yakınında:

VT ≈ 25,9 mV

Denklem ideal modele yakındır. Seri direnç, yüksek enjeksiyon ve breakdown bölgesi gibi gerçek etkileri kapsamaz.

5.6. Diyotun Devre Modelleri

Analizde farklı yaklaşık modeller kullanılabilir.

İdeal diyot:

• iletimde kısa devre,
• kesimde açık devre.

Sabit gerilim düşümlü model:

Silisyum diyot için çalışma noktasına bağlı olmakla birlikte yaklaşık:

VD ≈ 0,7 V

kabulü bazı temel analizlerde kullanılır.

Bu değer evrensel sabit değildir.

5.7. Yük Doğrusu

Kaynak VCC ve seri R bulunan diyot devresinde:

VCC = ID R + VD

olur.

Bu denklem devrenin yük doğrusunu tanımlar.

Diyot karakteristiğiyle yük doğrusunun kesiştiği nokta çalışma noktasıdır.

5.8. Yarım Dalga Doğrultucu

Tek diyot AC işaretin bir yarım periyodunu geçirir.

İdeal sinüs girişte yük gerilimi yalnız bir polaritede oluşur.

Çıkış:

• tek yönlüdür,
• ancak sabit DC değildir,
• önemli ripple içerir.

5.9. Tam Dalga Doğrultucu

Her iki yarım periyodun aynı polaritede kullanılmasını sağlar.

Başlıca iki yapı:

• orta uçlu iki diyotlu doğrultucu,
• dört diyotlu köprü doğrultucu.

Tam dalga doğrultmada ripple frekansı giriş frekansının iki katıdır.

5.10. Doğrultucu Filtresi

Yükle paralel kondansatör doğrultulmuş gerilim tepeye yaklaşırken şarj olur, giriş gerilimi azalırken yük üzerinden boşalır.

Yaklaşık ripple:

Delta V ≈ Iload / (fripple C)

biçiminde düşünülebilir.

Daha büyük C ripple'ı azaltır ancak ilk şarj ve diyot tepe akımlarını artırabilir.

5.11. Zener Diyot

Zener diyot ters breakdown bölgesinde gerilim sınırlama veya referans amacıyla kullanılır.

Seri direnç akımı sınırlar.

Basit regülatörde:

IR = (Vin - VZ) / R

ve:

IR = IZ + IL

ilişkileri kullanılır.

Tasarıma:

• minimum Zener akımı,
• maksimum güç,
• giriş ve yük değişimleri

dahil edilmelidir.

5.12. Zener ve Çığ Breakdown

Düşük ve orta breakdown gerilimlerinde Zener tünelleme mekanizması, daha yüksek gerilimlerde çığ iyonizasyonu baskın olabilir.

Gerçek diyotlarda iki mekanizma belirli gerilim bölgelerinde birlikte etkili olabilir.

5.13. Tünel Diyot

Tünel diyot yoğun katkılanmış PN eklemi kullanır.

Kuantum tünellemesi nedeniyle karakteristiğin bir bölümünde:

dV/dI < 0

olabilir.

Bu negatif diferansiyel direnç bölgesi yüksek frekans ve osilatör uygulamalarında tarihsel öneme sahiptir.

5.14. LED

LED doğru polarmada elektron-delik yeniden birleşmesi sırasında foton üretir.

Yayılan foton enerjisi bant aralığıyla ilişkilidir:

E ≈ h f = hc / lambda

LED doğrudan sabit gerilim kaynağına akım sınırlama olmadan bağlanmamalıdır.

Basit seri direnç:

R = (Vs - Vf) / ILED

ile seçilebilir.

Ünite 6: BJT Transistörler

6.1. BJT Yapısı

Bipolar junction transistor iki PN ekleminden oluşur.

İki temel tür:

• NPN,
• PNP.

Üç terminal:

• emiter,
• baz,
• kollektör.

6.2. Temel Akım İlişkileri

BJT için:

IE = IC + IB

Ortak emiter akım kazancı:

beta = IC / IB

Ortak baz akım kazancı:

alpha = IC / IE

Aralarındaki ilişki:

alpha = beta / (beta + 1)

beta = alpha / (1 - alpha)

6.3. Aktif Bölge

NPN BJT yükselteç olarak kullanıldığında tipik aktif bölgede:

• baz-emiter eklemi doğru,
• baz-kollektör eklemi ters

polarmalıdır.

Yaklaşık büyük sinyal modelinde:

IC ≈ beta IB

kullanılabilir.

Gerçek beta sabit değildir. Akım, sıcaklık ve elemanlar arasında değişir.

6.4. Kesim ve Doyum

Kesim: Transistör büyük ölçüde iletmez.

Doyum: Her iki eklem doğru polarmaya yaklaşır ve IC = beta IB aktif bölge modeli artık geçerli değildir.

Anahtarlama uygulamalarında BJT çoğunlukla kesim ve doyum arasında çalıştırılır.

6.5. Ortak Baz Bağlantı

Giriş emiter-baz, çıkış kollektör-baz arasında alınır.

Özellikleri:

• akım kazancı yaklaşık 1'den küçüktür,
• gerilim kazancı elde edilebilir,
• düşük giriş empedansı vardır,
• yüksek frekans davranışı iyi olabilir.

6.6. Ortak Emiter Bağlantı

En yaygın BJT yükselteç bağlantılarındandır.

Özellikleri:

• akım kazancı,
• gerilim kazancı,
• güç kazancı

sağlayabilir.

Çıkış ile giriş arasında yaklaşık 180 derece faz terslemesi bulunur.

6.7. Ortak Kollektör Bağlantı

Emitter follower olarak da bilinir.

Gerilim kazancı yaklaşık:

Av ≈ 1

olur.

Yüksek giriş empedansı ve düşük çıkış empedansı nedeniyle tampon ve empedans uyarlama için uygundur.

6.8. Öngerilim

Yükselteçte transistörün DC çalışma noktasının kurulmasına bias veya öngerilim denir.

Amaç çalışma noktasını:

• eleman kazancı,
• sıcaklık,
• besleme değişimi

karşısında yeterince kararlı tutmaktır.

Basit sabit baz direnciyle yapılan öngerilim beta değişimine duyarlıdır.

Emiter direnci negatif geri besleme oluşturarak kararlılığı artırabilir.

6.9. Gerilim Bölücülü Öngerilim

Baz gerilimi iki dirençle belirlenebilir.

Yaklaşık:

VB ≈ VCC R2 / (R1 + R2)

VE ≈ VB - VBE

IE ≈ VE / RE

Bu yaklaşım direnç bölücünün baz akımıyla aşırı yüklenmediği koşullarda geçerlidir.

6.10. DC Yük Doğrusu

Ortak emiter devrede:

VCC = IC RC + VCE

yaklaşımıyla:

VCE = VCC - IC RC

yük doğrusu elde edilir.

Kesim noktası:

IC = 0
VCE = VCC

Doyum tarafı yaklaşık:

VCE ≈ 0
IC ≈ VCC / RC

olur.

6.11. Q Çalışma Noktası

DC yük doğrusu üzerindeki seçilen çalışma noktası:

Q = (VCEQ, ICQ)

olarak ifade edilir.

Küçük sinyal yükselticide Q noktasının uygun seçimi çıkışın iki yönde bozulmadan salınabilmesini sağlar.

Ünite 7: FET ve MOSFET

7.1. Alan Etkili Transistör

FET akımın elektrik alanla kontrol edildiği transistör ailesidir.

Genel olarak:

• çok yüksek giriş direnci,
• gerilim kontrollü davranış,
• düşük giriş akımı

özellikleriyle BJT'den ayrılır.

Başlıca türler:

• JFET,
• MOSFET.

7.2. JFET

JFET terminalleri:

• gate,
• source,
• drain.

Kanal:

• N kanal,
• P kanal

olabilir.

Gate-channel PN eklemi normal çalışmada ters polarmalıdır.

7.3. Drain-source Karakteristiği

Küçük VDS değerlerinde kanal direnç benzeri davranabilir.

VDS arttığında pinch-off etkisi belirginleşir ve drain akımı daha az VDS bağımlı hale gelir.

Bu bölge yükselteç uygulamalarında kullanılır.

7.4. Transfer Karakteristiği

N-kanal JFET için basit Shockley aktarım modeli:

ID = IDSS (1 - VGS/VP)^2

uygun çalışma aralığında kullanılabilir.

Burada:

• IDSS: VGS = 0 iken doyum akımı,
• VP: pinch-off veya modele göre VGS(off) ile ilişkili karakteristik gerilimdir.

İşaret tanımları kaynaklara göre değişebildiğinden veri sayfası tanımı esas alınmalıdır.

7.5. Transkonduktans

Transkonduktans:

gm = dID / dVGS

olarak tanımlanır.

Küçük giriş gerilimi değişiminin drain akımında ne kadar değişim oluşturduğunu gösterir.

7.6. JFET Öngerilimi

JFET için:

• sabit gate öngerilimi,
• self-bias,
• gerilim bölücülü bias

gibi yöntemler kullanılabilir.

Self-bias yapıda source direnci gate-source gerilimini çalışma noktasını dengeleyecek yönde değiştirir.

7.7. MOSFET

MOSFET'te gate kanaldan ince yalıtkan tabakayla ayrılır.

Bu nedenle DC gate akımı idealde sıfıra çok yakındır.

Temel türler:

• enhancement MOSFET,
• depletion MOSFET.

Modern sayısal entegrelerin temel aktif elemanı enhancement MOSFET'tir.

7.8. Enhancement N-MOSFET

Gate-source gerilimi threshold değerinin altında olduğunda kanal güçlü biçimde iletmez.

VGS > VTH

olduğunda kanal oluşur.

Basit uzun kanal doyum modelinde:

ID ≈ 1/2 k (VGS - VTH)^2

kullanılabilir.

Modern küçük geometrili MOSFET'lerde bu kare yasası yalnız kaba bir modeldir.

7.9. MOSFET Çalışma Bölgeleri

Temel uzun kanal modeli:

Kesim

VGS < VTH

Triode/ohmik bölge

VGS > VTH
VDS < VGS - VTH

Doyum

VGS > VTH
VDS >= VGS - VTH

Analog yükselteçte doyum, dijital anahtarın "doyum" anlamından farklı bir MOSFET çalışma bölgesidir.

Ortak kaynak yükselteçte küçük işaret kazancı, MOSFET'in çalıştığı kutuplama noktasına bağlıdır. Doyum bölgesinde basitleştirilmiş küçük işaret modelinde çıkış dirençleri ihmal edilirse gerilim kazancı yaklaşık −g_m·R_D ile ilişkilidir; kapı işaretinin büyüyüp çalışma noktasını kesim veya doğrusal bölgeye taşıması bu doğrusal yaklaştırmayı geçersiz kılar. Bu nedenle yalnız teorik kazanç hesaplamak yerine giriş genliği, çıkış salınımı, besleme sınırı ve yükün etkisi birlikte sınanmalıdır. Yükselteçte doyum bölgesi ifadesi, anahtarlama devresindeki tamamen iletime geçme kavramıyla karıştırılmamalıdır.

Ünite 8: Küçük Sinyal Yükselteçleri ve İşlemsel Yükselteçler

Manyetik akı değişimi, ölçüm ve algılama katmanlarında indüksiyon temelli dönüştürücülerin fiziksel temelini oluşturur.

8.1. Yükselteç Kavramı

Yükselteç giriş işaretinin genliğini güç kaynağından enerji kullanarak artırır.

Gerilim kazancı:

Av = vo / vi

Akım kazancı:

Ai = io / ii

Güç kazancı:

Ap = Po / Pi

8.2. Küçük Sinyal Modeli

Transistör doğrusal olmayan elemandır. Bir DC Q çalışma noktası çevresindeki küçük değişimler doğrusal modele yaklaştırılabilir.

Bu yaklaşım:

toplam işaret = DC çalışma noktası + küçük AC değişim

biçiminde düşünülebilir.

8.3. Ortak Emiter Yükselteç

Ortak emiter BJT yükselteci:

• gerilim kazancı sağlar,
• çıkışı girişe göre ters fazlıdır.

Basitleştirilmiş küçük sinyal modelinde bypass edilmiş emiter direnci için kazanç yaklaşık:

Av ≈ -gm RC

olabilir.

Gerçek kazanç kaynak ve yük dirençlerinden etkilenir.

8.4. Ortak Baz Yükselteç

Ortak baz yapının:

• giriş direnci düşüktür,
• akım kazancı yaklaşık alpha,
• yüksek frekans davranışı iyi olabilir.

Giriş ve çıkış arasında ortak emiterdeki gibi 180 derece faz terslemesi yoktur.

8.5. Geri Besleme

Çıkışın bir bölümü girişe geri uygulanır.

Genel kapalı çevrim kazanç:

Acl = A / (1 + A beta)

negatif geri besleme için yaygın gösterimdir.

Burada:

• A: açık çevrim kazancı,
• beta: geri besleme oranıdır.

A beta >> 1 ise:

Acl ≈ 1 / beta

olabilir.

Negatif geri besleme uygun tasarımda:

• kazancı kararlı hale getirir,
• doğrusal olmayan bozulmayı azaltabilir,
• bant genişliğini değiştirebilir,
• giriş ve çıkış empedanslarını topolojiye bağlı olarak iyileştirebilir.

Pozitif geri besleme osilasyon ve Schmitt trigger gibi uygulamalarda kullanılır.

8.6. İşlemsel Yükselteç

Op-amp diferansiyel girişli, yüksek açık çevrim kazançlı bir yükselteçtir.

İdeal op-amp varsayımları:

Aol -> sonsuz
Rin -> sonsuz
Rout -> 0

Negatif geri beslemeli doğrusal çalışmada yaklaşık:

v+ ≈ v-

ve giriş akımları:

i+ ≈ i- ≈ 0

alınabilir.

Bu "sanal kısa devre" fiziksel kısa devre anlamına gelmez.

8.7. Eviren Yükselteç

Av = -Rf / Rin

Dolayısıyla:

vo = -(Rf/Rin) vi

Eksi işareti faz terslemesini gösterir.

8.8. Evirmeyen Yükselteç

Av = 1 + Rf/Rg

Çıkış girişle aynı polaritededir.

8.9. Gerilim İzleyici

Evirmeyen yükselteçte:

Rf = 0

ve uygun bağlantıyla:

Av = 1

elde edilir.

Gerilim izleyici:

• yüksek giriş empedansı,
• düşük çıkış empedansı

nedeniyle tampon olarak kullanılır.

Gerilim kazancı sıfır değil birdir.

8.10. Toplayıcı

Eviren toplayıcıda:

vo = -Rf (v1/R1 + v2/R2 + ... + vn/Rn)

Tüm giriş dirençleri R ve Rf = R ise:

vo = -(v1 + v2 + ... + vn)

8.11. Fark Yükselteci

Uygun direnç oranlarında:

vo = K(v2 - v1)

işlemi elde edilir.

Bu yapı ölçüm ve diferansiyel işaret işleme için önemlidir.

8.12. Diferansiyel Girişte Ortak Kip Bastırma

İki girişin aynı yönde değişen bileşeni ortak kip, girişler arasındaki fark ise diferansiyel işarettir. Gerçek bir fark yükselteci için çıkış v_o = A_d(v₂−v₁) + A_c v_cm biçiminde modellenebilir; burada v_cm = (v₁+v₂)/2 tanımlanır. Ortak kip bastırma oranı CMRR = 20 log₁₀|A_d/A_c| olarak ifade edilir. Bu oran sonsuz değildir ve genellikle frekansa, giriş seviyesine ve devre yerleşimine bağlıdır. İdeal bir işlemsel yükselteçte giriş akımı sıfır varsayılırken gerçek devrede direnç toleransı, kaynak empedansı dengesizliği ve giriş ortak kip çalışma aralığı sonucu belirler.

Fark yükseltecinin direnç oranları eşit değilse eşit işaretlerin tamamı iptal olmaz. Deneyde önce girişlere aynı sinüzoid uygulanarak ortak kip çıkışı, sonra zıt kutuplu eşit işaretlerle diferansiyel kazanç ölçülür. Değerler farklı frekanslarda ve güvenli giriş aralıklarında tekrar edilir; yüksek seviyede kırpılma veya aşırı ortak kip gerilimi olduğunda lineer CMRR hesabı anlamlı değildir. Kablonun bükümlü olması elektromanyetik kuplajın simetrisini iyileştirebilir, ancak bozucunun giderilmesi için alıcının diferansiyel yanıtı ve empedans eşleşmesi de gereklidir. Ölçme sistemlerinde elde edilen sonucun gürültü tabanı, cihaz veri sayfasındaki tek bir nominal CMRR değeriyle eş tutulmaz.

8.13. Op-amp Türev Alıcı

İdeal model:

vo = -RC dvi/dt

Yüksek frekans gürültüsünü çok büyütebildiği için pratik devrede bant sınırlaması yapılır.

8.14. Op-amp İntegratör

İdeal model:

vo = -(1/RC) integral vi dt

Pratik devrede DC doyumunu önlemek için kondansatöre paralel direnç gibi düzenlemeler gerekebilir.

8.15. Çalışma Noktası ile Küçük İşaret Davranışını Ayırmak

Analog elektronik sorularında iki farklı problem sıklıkla aynı denklem kümesiymiş gibi ele alınır: devrenin DC çalışma noktasını bulmak ve bu çalışma noktasının çevresindeki küçük değişimlere verdiği cevabı incelemek. Bir BJT veya MOSFET yükseltecinde önce kutuplama koşulları belirlenir. Elemanın kesim, aktif bölge veya doyumda bulunması; daha sonra kullanılacak küçük işaret modelinin geçerli olup olmadığını belirler. Küçük işaret eşdeğeri, büyük genlikli gerçek devrenin yerine her koşulda kullanılabilen ayrı bir devre değildir; belirli bir çalışma noktası çevresindeki yerel doğrusallaştırmadır.

İşlemsel yükselteçlerde de benzer bir sınır vardır. v+ ≈ v- ilişkisi ideal işlemsel yükseltecin evrensel özelliği değildir. Negatif geri beslemenin bulunduğu, çıkışın besleme sınırları içinde kaldığı ve elemanın doğrusal bölgede çalıştığı durumda kullanılan güçlü bir analiz sonucudur. Çıkış doyuma ulaştığında veya geri besleme işareti değiştiğinde aynı varsayımı sürdürmek yanlış sonuç verir.

Diyot için parça parça model, sabit gerilim düşümü modeli ve üstel model farklı doğruluk-maliyet dengeleri sunar. Hangi modelin seçileceği sorunun amacına bağlıdır. Bir doğrultucu devresinde ilk yaklaşım için sabit düşüm yeterli olabilirken sıcaklık, küçük sinyal direnci veya hassas akım hesabı isteniyorsa daha ayrıntılı model gerekir.

Bu nedenle elektronik çözümünde ilk soru çoğu zaman “hangi formülü kullanmalıyım?” değil, “eleman hangi bölgede ve kullandığım model o bölgede geçerli mi?” olmalıdır. Sonuç, çalışma bölgesi varsayımını sağlamıyorsa hesap matematiksel olarak doğru görünse bile devre çözümü değildir.

8.16. İşlemsel Yükselteçte Bant Genişliği ve Kararlılık Ayrımı

İdeal işlemsel yükselteç varsayımında açık çevrim kazancı sonsuz, giriş akımları sıfır ve bant genişliği sınırsızdır. Gerçek yükselteçlerde ise açık çevrim kazancı frekansla düşer; kapalı çevrim geri besleme ağı kazancı ve kararlılığı birlikte belirler. Tek kutuplu yaklaşımdaki kazanç-bant genişliği çarpımı yararlı bir ilk tahmin olsa da çok kutuplu, kapasitif yük taşıyan veya rail-to-rail sınırlarına yaklaşan devrelerde tek başına yeterli değildir.

Sinyal genliği arttığında küçük işaret bant genişliğinden ayrı olarak slew rate sınırı devreye girer. Bir sinüzoid için gerekli en büyük eğim \(2\pi f V_{pk}\) olduğundan, bozunmasız takip için yaklaşık \(SR\geq 2\pi f V_{pk}\) koşulu gerekir. Örneğin 10 kHz ve 2 V tepe değerinde yaklaşık 0,126 V/µs eğim gereklidir. Bu eşitsizlik giriş-çıkış aralığı, ortak kip gerilimi, çıkış akımı ve ısıl sınırlar sağlanmadan devrenin çalışacağını garanti etmez.

Kararlılık incelemesinde açık çevrim aktarım fonksiyonu ile geri besleme çarpımının fazı değerlendirilir; yüksek frekansta ek kutup veya kapasitif yük faz marjını azaltabilir. Laboratuvar deneyinde küçük genlikli kare dalga cevabı, çınlama, aşma ve yükselme süresi karşılaştırılarak dinamik davranış ölçülebilir. Ölçüm probunun kapasitansı da gözlenen cevabı değiştirebileceğinden test bağlantısı deneyin parçasıdır.

8.17. Ekranlı Devrelerde Sinyal Bütünlüğü ve Kuplaj

Analog devrelerde ekran, yüksek empedanslı girişleri çevresel elektrik alanlara karşı koruyabilir; fakat gürültü kaynağıyla alıcı arasındaki kapasitif kuplaj, manyetik kuplaj ve ortak empedans kuplajı ayrı yollar üzerinden oluşur. Metal muhafazanın kullanılması, kart üzerindeki kötü akım dönüş yollarını, zayıf yerel bypass düzenini veya ölçüm probunun oluşturduğu çevrimi otomatik olarak düzeltmez. Ekranlama ile filtreleme bu nedenle tamamlayıcı yöntemlerdir.

Kapasitif kuplajın temel yaklaşımı ve endüktif kuplajın alan bağlı örneği şöyledir:

i_parazit ≈ C_parazit · d(v_kaynak − v_alıcı)/dt
v_endüksiyon = −dΦ_B/dt

Kaynak akımın çevrim alanı, frekans spektrumu, kurban girişin empedansı ve kablo dönüş yolu ölçülmeden hangi kuplajın baskın olduğu belirlenemez. Analog-dijital dönüştürücü yakınındaki ekranlı kutu ile ekranlı kablonun uç bağlantıları farklı EMC kararları gerektirir. Ekran bağlantısının her koşulda tek uçtan veya iki uçtan yapılmasını emreden genel bir kural yoktur; frekans, güvenlik ve eşpotansiyel koşulları beraber değerlendirilir.

Ünite 9: Analog ve Sayısal Sistemler

9.1. Analog Sistem

Analog büyüklük belirli aralıkta sürekli değer alabilir.

Örnek:

v(t) = 2,4 V
v(t) = 2,401 V
v(t) = 2,4011 V

gibi ara değerler anlamlıdır.

Analog devreler büyüklüğün genliği ve zaman içindeki sürekli değişimiyle çalışır.

9.2. Sayısal Sistem

Sayısal sistem sonlu sayıda mantıksal seviye kullanır.

İkili dijital elektronik temel olarak:

0
1

durumlarını kullanır.

Bu semboller belirli bir fiziksel gerilim seviyesinin tam kendisi değil, gerilim aralıklarının mantıksal yorumudur.

9.3. Sayısal Sistemlerin Başlıca Özellikleri

Sayısal gösterim:

• gürültü marjı sağlayabilir,
• bilgi saklamayı kolaylaştırır,
• kopyalama ve işleme sırasında belirli hata toleransı sağlar,
• programlanabilir sistem kurmayı kolaylaştırır.

Ancak gerçek fiziksel dünya analog olduğundan birçok sistemde:

analog giriş
    ↓
ADC
    ↓
sayısal işleme
    ↓
DAC
    ↓
analog çıkış

zinciri bulunabilir.

9.4. Ölçüm Zincirinden Öğrenen Sistemlere

Bir öğrenme modeli fiziksel dünyayı doğrudan görmez. Sensörün ve analog ön ucun ürettiği sayısal örnekleri görür. Bu nedenle elektronik ile yapay zekâ arasındaki sağlam bağ, “yapay zekâ elektronik devrelerde kullanılır” ifadesinden değil, ölçüm zincirinin modelin görebileceği veriyi belirlemesinden doğar.

Gerçek bir algılama hattı çoğu zaman şu sırayı izler:

fiziksel büyüklük
↓
sensör / dönüştürücü
↓
yükseltme ve analog süzme
↓
örnekleme ve ADC
↓
sayısal sinyal
↓
özellik veya öğrenilmiş temsil
↓
model

Bu zincirin ilk yarısındaki hata, sonradan yalnız daha büyük bir model kullanılarak ortadan kaldırılamaz. Doyuma girmiş bir yükselteç bilgiyi keser. Yetersiz bant genişliği hızlı değişimi bastırır. Kötü topraklama veya elektromanyetik girişim gürültü tabanını yükseltir. Yanlış örnekleme hızı aliasing üretir. ADC çözünürlüğü küçük değişimleri aynı koda nicemleyebilir. Model bu etkilerin nedenini bilmez; yalnız kendisine ulaşan örnek dağılımını öğrenir.

Örneğin bir titreşim, ses veya biyosinyal sınıflandırıcısında giriş genliği eğitim sırasında belirli aralıkta tutulmuşsa, analog kazancın sahada değişmesi doğrudan dağılım kaymasına dönüşebilir. Benzer şekilde sensör değişimi, sıcaklık sürüklenmesi veya besleme gürültüsü aynı fiziksel olay için farklı sayısal dağılım oluşturabilir. Bu noktada model doğruluğu ile ölçüm sisteminin doğruluğu birbirinden ayrı değerlendirilemez.

Sinyal-gürültü oranı da yalnız elektronik performans ölçütü değildir. Zayıf sinyalin gürültü içinde kaybolması, sınıflar arasındaki ayırt edilebilir bilgiyi azaltır. Analog süzgeç bu nedenle yalnız “temiz sinyal” üretmek için değil, örnekleme öncesinde fiziksel bant sınırını kurmak için de kullanılır. Sonraki aşamada sayısal süzme veya öğrenen model bulunması anti-alias süzgecinin görevini ortadan kaldırmaz.

Sayısal devre tarafında ilişki farklıdır. Nicemlenmiş modellerde çarpma ve toplama düşük bit genişlikleriyle gerçeklenebilir. Sabit nokta aritmetiği, doygunluk davranışı, sayaçlar, yazmaçlar ve veri yolları; özellikle kaynak kısıtlı edge inference sistemlerinde doğrudan önem kazanır. Burada amaç genel amaçlı işlemciyi taklit etmek değil, gereken veri akışını yeterli doğrulukla ve sınırlı enerjiyle gerçekleştirmektir.

Bu bağlantının sınırı da açıktır. Elektronik dersi makine öğrenmesinin kayıp fonksiyonunu, genellemesini veya optimizasyonunu öğretmez. Buna karşılık modelin beslendiği ölçümün fiziksel güvenilirliğini öğretir. Sensörden gelen veri güvenilir değilse, daha sonra yapılan istatistiksel veya yapay zekâ tabanlı çıkarım da o sınırı devralır. Bu nedenle fiziksel dünyadan öğrenen sistemlerde elektronik, yapay zekâdan önce gelen ve doğrulanması gereken ölçüm katmanıdır.

9.5. Ölçüm Gürültüsü ve Dayanıklı Özetler

Robust istatistik, modelin ideal varsayımlarından küçük sapmalar olduğunda tahminin ne kadar bozulduğunu inceler. Elektronik ölçüm serilerinde medyan ve MAD kaba sapmaları bastırırken influence function tek bir bozuk gözlemin tahmin edici üzerindeki yerel etkisini, breakdown point ise sensör doygunluğu veya darbe gürültüsü arttığında yöntemin ne ölçüde dayanıklı kaldığını daha biçimsel gösterir. Özellikle ağır kuyruklu veya kontamine veride yalnız ortalama ve standart sapmaya dayalı kararlar yanıltıcı olabilir.

• Sensör veya laboratuvar ölçümlerinde tek bir aykırı değerin ortalamayı sürüklemesinin gösterilmesi.
• Medyan ve MAD ile klasik ortalama/standart sapma sonuçlarının karşılaştırılması.
• Bir devre parametresinin tolerans dağılımı ile gerçek arıza gözleminin ayrıştırılması.

Ünite 10: Sayı Sistemleri ve Kodlar

10.1. Konumsal Sayı Sistemi

Tabanı b olan sayı:

(... d2 d1 d0 . d-1 d-2 ...)b

için değer:

sum di b^i

şeklinde hesaplanır.

10.2. Onlu Sistem

Taban:

10

Rakamlar:

0...9

10.3. İkili Sistem

Taban:

2

Rakamlar:

0, 1

Örnek:

101101_2

onluk değeri:

1x2^5 + 0x2^4 + 1x2^3 + 1x2^2 + 0x2^1 + 1x2^0
= 45_10

10.4. MSB ve LSB

MSB - Most Significant Bit, en yüksek ağırlıklı bittir.

LSB - Least Significant Bit, en düşük ağırlıklı bittir.

Bit dizisi:

10110010
^      ^
MSB    LSB

10.5. Onluktan İkiliye Dönüşüm

Tamsayı kısmı ardışık 2'ye bölme ve kalanları tersten okuma yöntemiyle dönüştürülebilir.

Örnek:

13 / 2 = 6 kalan 1
 6 / 2 = 3 kalan 0
 3 / 2 = 1 kalan 1
 1 / 2 = 0 kalan 1

Sonuç:

13_10 = 1101_2

10.6. İkili Kesirler

Noktanın sağındaki bitlerin ağırlıkları:

2^-1, 2^-2, 2^-3, ...

Örnek:

0.101_2
= 1/2 + 0/4 + 1/8
= 0.625_10

10.7. İkili Toplama

Temel kurallar:

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10
1 + 1 + 1 = 11

10.8. İkili Çıkarma

Temel kurallar:

0 - 0 = 0
1 - 0 = 1
1 - 1 = 0
10 - 1 = 1

Çok basamaklı işlemlerde ödünç bir sonraki bit ağırlığından alınır.

10.9. İkili Çarpma

Kurallar:

0 x 0 = 0
0 x 1 = 0
1 x 0 = 0
1 x 1 = 1

Çarpma kaydırma ve toplama işlemlerine indirgenebilir.

10.10. İkili Bölme

Onluk uzun bölmeye benzer biçimde karşılaştırma, çıkarma ve kaydırma ile yapılır.

Sayısal donanımda bu işlemler ardışıl veya birleşimsel devrelerle gerçekleştirilebilir.

10.11. Sekizli Sistem

Taban:

8

Rakamlar:

0...7

Bir sekizli rakam tam üç ikili bite karşılık gelir:

0 -> 000
1 -> 001
...
7 -> 111

Bu nedenle ikili-sekizli dönüşüm üçlü bit gruplarıyla kolaydır.

10.12. Onaltılı Sistem

Taban:

16

Rakamlar:

0...9, A, B, C, D, E, F

Bir onaltılı rakam dört bite karşılık gelir.

Örnek:

3A_16 = 0011 1010_2

Sayısal sistemlerde adres, makine kodu ve bit maskelerini kısa göstermek için yaygındır.

10.13. BCD

8421 BCD kodunda her onluk rakam ayrı dört bit ile kodlanır.

Örnek:

59_10

BCD:

0101 1001

Saf ikili gösterim ise:

111011_2

olur.

BCD ile ikili sayı aynı şey değildir.

10.14. Ağırlıklı BCD Kodları

Ders kapsamında:

• 8421,
• 84-2-1,
• 2421

gibi ağırlıklı BCD türleri ele alınır.

Kod sözcüğünün değeri bitlerin karşılık geldiği ağırlıklarla hesaplanır.

8421 güncel sistemlerde en tanınmış BCD biçimidir. Diğer ağırlıklı kodlar daha çok sayısal kodlama öğretimi ve tarihsel devre tasarımı açısından önemlidir.

10.15. Excess-3

Excess-3, her onluk rakama 3 eklenip oluşan değerin dört bit ikili koduyla gösterildiği ağırlıksız BCD kodudur.

Örneğin:

5 + 3 = 8

dolayısıyla:

5 -> 1000

Excess-3 kendini tümleyen kod özellikleri nedeniyle tarihsel aritmetik tasarımlarda önem taşır.

10.16. Gray Kodu

Gray kodunda ardışık kod sözcükleri yalnız bir bit farklıdır.

İkiliden Gray'e:

G = B XOR (B >> 1)

kullanılabilir.

Örnek:

B = 1011
B>>1 = 0101
G = 1110

Gray kodu özellikle mekanik konum kodlayıcılarında geçiş anındaki çok bitli belirsizlikleri azaltır.

10.17. Eşlik Biti

Parity biti tek bitlik hata sezme yöntemidir.

Çift eşlikte toplam 1 sayısı çift, tek eşlikte tek olacak biçimde ek bit seçilir.

Parity:

• tek sayıda bit hatasını sezebilir,
• hatanın yerini bulamaz,
• genel olarak hatayı düzeltemez,
• çift sayıda bit hatasını kaçırabilir.

Bu nedenle "hata düzeltme kodu" yerine eşlik tabanlı hata sezme ifadesi daha doğrudur.

10.18. Oktal ve Heksadesimal Kodlama

Sekizli ve onaltılı gösterimler esasen ayrı bir fiziksel kod olmaktan çok ikili veriyi kısa yazma yöntemidir.

1 oktal basamak = 3 bit
1 hex basamak   = 4 bit

10.19. Alfanümerik Kodlar

Tarihsel sistemlerde EBCDIC önemli bir karakter kodlamasıdır ve IBM ana bilgisayarlarında kullanılmıştır.

ASCII 7 bitlik 128 kod noktası tanımlar.

Modern genel amaçlı metin işleme sistemlerinin temel standardı Unicode'dur. ASCII, Unicode'un ilk 128 kod noktasıyla uyumludur.

Ünite 11: Boolean Cebri ve Karnaugh Haritaları

11.1. Boolean Değişken

Boolean değişken yalnız iki mantıksal değer alır:

0
1

Bunlar:

• yanlış/doğru,
• kapalı/açık,
• düşük/yüksek

gibi fiziksel veya mantıksal anlamlara karşılık gelebilir.

11.2. Temel İşlemler

VE:

Y = A B

VEYA:

Y = A + B

DEĞİL:

Y = A'

Buradaki + ve çarpma işaretleri normal aritmetik değil Boolean işlemleridir.

11.3. Doğruluk Tablosu

İki giriş için dört kombinasyon bulunur:

• A: 0; B: 0; A AND B: 0; A OR B: 0
• A: 0; B: 1; A AND B: 0; A OR B: 1
• A: 1; B: 0; A AND B: 0; A OR B: 1
• A: 1; B: 1; A AND B: 1; A OR B: 1

n Boolean giriş için:

2^n

farklı giriş kombinasyonu vardır.

11.4. Temel Özdeşlikler

Kimlik:

A + 0 = A
A . 1 = A

Baskın eleman:

A + 1 = 1
A . 0 = 0

Idempotent:

A + A = A
A . A = A

Tamamlayıcı:

A + A' = 1
A . A' = 0

Çift tümleme:

(A')' = A

Değişme:

A + B = B + A
AB = BA

Birleşme:

A + (B + C) = (A + B) + C
A(BC) = (AB)C

Dağılma:

A(B + C) = AB + AC

Boolean cebrinde ayrıca:

A + BC = (A + B)(A + C)

eşitliği geçerlidir.

11.5. Yutma

A + AB = A

A(A + B) = A

11.6. De Morgan Kuralları

(AB)' = A' + B'

(A + B)' = A'B'

NAND ve NOR ile evrensel kapı gerçekleştirimlerinin temelidir.

11.7. SOP ve POS

Sum of Products, SOP:

AB + A'C + BC

Product of Sums, POS:

(A + B)(A' + C)

Doğruluk tablosundan kanonik biçimler üretilebilir.

11.8. Minterm

Minterm bütün değişkenlerin bir kez bulunduğu çarpım terimidir.

İki değişken için:

A'B'
A'B
AB'
AB

11.9. Maxterm

Maxterm bütün değişkenlerin bir kez bulunduğu toplam terimidir.

11.10. Karnaugh Haritası

Karnaugh haritası Boolean işlevlerini görsel komşuluk üzerinden sadeleştirir.

Hücreler Gray kod düzeninde sıralanır. Komşu hücreler yalnız bir değişkende farklıdır.

Gruplar:

1, 2, 4, 8, ...

gibi ikinin kuvveti büyüklüğünde seçilir.

Amaç mümkün olduğunca büyük gruplar oluşturmaktır.

11.11. İki Değişkenli Karnaugh Haritası

Dört hücre vardır.

Birbirine komşu iki 1 gruplandığında değişen değişken elenir.

Örneğin:

A'B + AB = B

11.12. Üç Değişkenli Karnaugh Haritası

Sekiz hücre bulunur.

Sütun veya satır sıralaması:

00, 01, 11, 10

gibi Gray düzenindedir.

Haritanın karşılıklı kenarları da komşudur.

11.13. Don't-care Durumları

Bazı giriş kombinasyonları sistemde oluşmuyorsa veya çıkış önemsizse:

X

ile gösterilebilir.

Sadeleştirmeyi iyileştiriyorsa 0 veya 1 gibi kullanılabilir.

Ünite 12: Lojik Kapılar ve Lojik Aileleri

12.1. VE Kapısı

İki girişli AND:

Y = AB

yalnız iki giriş de 1 olduğunda 1 üretir.

12.2. VEYA Kapısı

OR:

Y = A + B

en az bir giriş 1 ise 1 üretir.

12.3. DEĞİL Kapısı

NOT:

Y = A'

girişi tersler.

12.4. NAND

Y = (AB)'

NAND evrensel kapıdır. Yalnız NAND kapıları kullanılarak bütün Boolean işlevleri gerçekleştirilebilir.

12.5. NOR

Y = (A + B)'

NOR da evrensel kapıdır.

12.6. XOR

Özel VEYA:

Y = A XOR B

iki giriş farklıysa 1 üretir.

Boolean ifade:

Y = A'B + AB'

12.7. XNOR

Y = (A XOR B)'

iki giriş eşitse 1 üretir.

Bir bitlik eşitlik karşılaştırmada doğrudan kullanılabilir.

12.8. Tampon

Buffer:

Y = A

mantıksal değeri değiştirmez.

Gerçek devrede:

• sürme kapasitesi,
• fan-out,
• izolasyon,
• gecikme,
• üç durumlu çıkış

gibi amaçlarla kullanılır.

12.9. Diyot Lojik

Diyotlarla basit AND veya OR işlevleri gerçekleştirilebilir.

Ancak diyot tek başına tersleme ve aktif kazanç sağlamaz. Bu nedenle genel amaçlı bütün lojik aileyi oluşturmak için yeterli değildir.

12.10. DTL

Diode-Transistor Logic tarihsel lojik ailesidir.

Diyot ağı giriş mantığını, transistör ise tersleme ve kazancı sağlar.

Günümüz yüksek yoğunluklu sayısal sistemlerinde kullanılmaz ancak lojik kapıların transistor düzeyindeki oluşumunu anlamak için öğreticidir.

12.11. TTL

Transistor-Transistor Logic bipolar transistör tabanlı lojik ailesidir.

74xx ailesi sayısal elektronik tarihinde önemlidir.

TTL:

• belirli logic-level aralıkları,
• fan-out,
• propagation delay,
• güç tüketimi

özellikleriyle değerlendirilir.

12.12. CMOS

Complementary MOS teknolojisi N-MOS ve P-MOS transistorları tamamlayıcı biçimde kullanır.

Statik durumda ideal olarak doğrudan besleme-toprak yolu bulunmadığından klasik CMOS'un statik güç tüketimi düşüktür.

Dinamik güç yaklaşık:

Pdynamic ≈ alpha C V^2 f

ilişkisiyle açıklanabilir.

Modern büyük ölçekli sayısal entegrelerin temel teknolojisi CMOS'tur.

12.13. Fan-in ve fan-out

Fan-in: Bir kapının giriş sayısı.

Fan-out: Bir çıkışın güvenli biçimde sürebildiği eşdeğer giriş sayısı.

Gerçek tasarımda:

• çıkış akımı,
• giriş kapasitansı,
• kenar hızı,
• propagation delay

gibi parametreler de önemlidir.

12.14. Yayılma Gecikmesi

Giriş değiştikten sonra çıkışın geçerli yeni seviyeye ulaşmasına kadar geçen süre propagation delay ile tanımlanır.

Sayısal devrelerin maksimum çalışma frekansı yalnız kapı sayısına değil kritik yol gecikmesine bağlıdır.

Ünite 13: Bileşimsel Lojik Devreler

13.1. Bileşimsel Devre

Bileşimsel devrede çıkış yalnız o andaki girişlere bağlıdır:

Y(t) = F(X(t))

Geçmiş durum tutulmaz.

Örnekler:

• multiplexer,
• kodlayıcı,
• kod çözücü,
• comparator,
• adder.

13.2. Lojik İfadeden Devreye

Bir Boolean ifade doğrudan kapı ağına dönüştürülebilir.

Örneğin:

Y = AB + C'

için:

1. A ve B AND kapısına,
2. C NOT kapısına,
3. iki sonuç OR kapısına

uygulanır.

13.3. Devreden İfadeye

Kapı ağı girişten çıkışa izlenir. Her ara düğüm için Boolean ifade yazılır.

Bu yöntem karmaşık devrelerde ara işaretlerin adlandırılmasıyla daha güvenli yapılır.

13.4. NAND ile Gerçekleştirme

De Morgan kuralları kullanılarak SOP ifadeleri iki seviyeli NAND-NAND yapısına dönüştürülebilir.

Örneğin:

Y = AB + CD

eşdeğer:

Y = ((AB)' (CD)')'

olduğundan yalnız NAND ile gerçekleştirilebilir.

13.5. NOR ile Gerçekleştirme

POS ifadeleri NOR-NOR biçimine dönüştürülebilir.

13.6. Multiplexer

Multiplexer, çok sayıda veri girişinden birini seçerek tek çıkışa yönlendirir.

2^n girişli MUX için:

n

seçim biti gerekir.

13.7. İki Girişli Multiplexer

Girişler D0, D1, seçim S ise:

Y = S' D0 + S D1

13.8. Dört Girişli Multiplexer

İki seçim biti:

S1 S0

dört girişten birini seçer.

• S1: 0; S0: 0; Çıkış: D0
• S1: 0; S0: 1; Çıkış: D1
• S1: 1; S0: 0; Çıkış: D2
• S1: 1; S0: 1; Çıkış: D3

Multiplexer yalnız veri seçimi için değil, Boolean işlev gerçekleştirmek için de kullanılabilir.

13.9. Kodlayıcı

Kodlayıcı aktif giriş bilgisini daha az sayıda çıkış bitiyle kodlar.

Dört girişli basit kodlayıcı:

4 -> 2

kodlama yapabilir.

Basit kodlayıcı aynı anda tek girişin aktif olduğunu varsayar.

13.10. Öncelikli Kodlayıcı

Birden fazla giriş aynı anda aktif olabiliyorsa priority kodlayıcı en yüksek öncelikli girişi kodlar.

Ek bir:

valid

çıkışı hiçbir giriş aktif değil durumunu belirtmek için kullanılabilir.

13.11. Kod Çözücü

Kod çözücü n bitlik girişi en fazla:

2^n

ayrı çıkıştan birine dönüştürür.

İki girişli dört çıkışlı kod çözücü:

2 -> 4

yapısındadır.

13.12. BCD Kod Çözücü

BCD kodunu:

• onluk seçim hatlarına,
• yedi segment göstergesine,
• başka kod biçimlerine

dönüştürmek için kod çözücü kullanılabilir.

7442 gibi TTL entegreleri tarihsel eğitim örnekleridir. Güncel tasarımlarda aynı işlev FPGA, CPLD, mikrodenetleyici veya modern lojik entegrelerle gerçekleştirilebilir.

Ünite 14: Aritmetik Lojik Devreler

14.1. Karşılaştırıcı

Sayısal karşılaştırıcı iki ikili değerin:

A > B
A = B
A < B

ilişkisini belirler.

14.2. Bir Bitlik Karşılaştırıcı

Bir bit için eşitlik:

EQ = A XNOR B

Büyüktür:

GT = A B'

Küçüktür:

LT = A' B

14.3. Çok Bitli Karşılaştırma

En anlamlı bitten başlanır.

İlk farklı bit karşılaştırmanın sonucunu belirler.

Alt bitlere yalnız daha yüksek bitler eşitse bakılır.

14.4. Yarım Toplayıcı

İki biti toplar.

Giriş:

A, B

Çıkış:

S = A XOR B
C = AB

Burada C elde çıkışıdır.

14.5. Tam Toplayıcı

Üç giriş alır:

A
B
Cin

Çıkışlar:

S = A XOR B XOR Cin

ve:

Cout = AB + Cin(A XOR B)

şeklinde yazılabilir.

Tam toplayıcı iki yarım toplayıcı ve OR kapısıyla kurulabilir.

14.6. Ripple-carry Toplayıcı

Çok bitli toplamada her basamağın:

Cout

değeri bir sonraki basamağın:

Cin

girişi olur.

Bu yapı basittir ancak elde bütün basamaklardan ardışık yayıldığı için gecikme bit sayısıyla artar.

14.7. Yarım Çıkarıcı

İki bit için:

D = A XOR B

Ödünç:

Bout = A' B

olur.

14.8. Tam Çıkarıcı

Üç giriş:

A
B
Bin

alır.

Fark:

D = A XOR B XOR Bin

Ödünç çıkışı uygun Boolean ifadeyle gerçekleştirilir.

Çok basamaklı çıkarıcılarda ödünç bir sonraki basamağa aktarılır.

14.9. Çarpma Devresi

İkili çarpma:

1. kısmi çarpımları AND işlemleriyle üretir,
2. uygun bit konumlarına kaydırır,
3. toplayıcılarla toplar.

Örneğin:

      1101
x       10
----------
      0000
+    11010
----------
     11010

Daha büyük modern çarpıcılarda Wallace tree, Booth kodlama ve işlem hattı gibi teknikler kullanılabilir. Dersin temel devre yaklaşımı kısmi çarpım ve toplama düşüncesidir.

14.10. Kare Alan Devre

Sabit küçük bit genişlikleri için bir sayının karesini alan bileşimsel devre doğruluk tablosundan doğrudan çıkarılabilir.

İki bit giriş:

A B

en fazla:

11_2 = 3

değerini temsil eder.

En büyük kare:

3^2 = 9 = 1001_2

olduğu için dört çıkış biti gerekir.

Bu tür devreler doğruluk tablosu, Boolean sadeleştirme ve kapı gerçeklemesinin aynı problemde birleştiği iyi örneklerdir.

Ünite 15: Sırasal Devreler ve Sayıcılar

15.1. Bileşimsel ve Sırasal Devre Farkı

Bileşimsel devrede:

çıkış = f(anlık giriş)

Sırasal devrede:

çıkış = f(anlık giriş, önceki durum)

olur.

Sırasal devrenin belleği vardır.

15.2. Durum

Bir devrenin geçmiş davranışından geleceğe taşınan bilgi durum olarak adlandırılır.

Durum:

• latch,
• flip-flop,
• register

gibi saklama elemanlarında tutulabilir.

15.3. R-S Latch

Çapraz bağlı NOR kapılarıyla temel SR latch kurulabilir.

Aktif-high NOR yapısında:

• S: 0; R: 0; Davranış: Önceki durumu koru
• S: 1; R: 0; Davranış: Set
• S: 0; R: 1; Davranış: Reset
• S: 1; R: 1; Davranış: Yasak/belirsiz durum

Çıkışlar ideal kararlı durumda:

Q
Q'

olarak birbirinin tümleyeni kabul edilir.

15.4. NAND Tabanlı SR Latch

NAND ile oluşturulan SR latch'in girişleri çoğunlukla aktif-low çalışır.

Bu nedenle doğruluk tablosu NOR tabanlı latch ile aynı biçimde ezberlenmemelidir. Girişlerin aktif seviyesi devre sembolü ve gerçekleştirimden okunmalıdır.

15.5. Latch ve flip-flop Ayrımı

Gündelik kullanımda terimler bazen birbirinin yerine kullanılsa da daha kesin terminolojide:

• latch seviye duyarlıdır,
• flip-flop genellikle clock kenarına duyarlıdır.

Dersin temel R-S devreleri hafıza ve geri besleme fikrini öğretir.

15.6. Clock

Senkron devrelerde durum değişiminin belirli zamanlarda yapılması için saat işareti kullanılır.

Periyot:

T

Frekans:

f = 1/T

Saat işareti sistemin bütün devrelerinin aynı anda anlık tepki verdiği anlamına gelmez. Gerçek devrelerde propagation delay, setup ve hold süreleri bulunur.

15.7. Zamanlamalı R-S Devresi

R ve S girişlerinin saklama hücresine ulaşması clock veya enable işaretiyle kontrol edilebilir.

Amaç:

• giriş değişimlerini belirli zaman aralıklarında kabul etmek,
• durum değişimini kontrollü hale getirmektir.

15.8. Genişletilmiş Durum Tablosu

Sırasal devrede doğruluk tablosu yalnız giriş ve çıkıştan oluşmaz.

Şu bilgiler birlikte ele alınır:

giriş
mevcut durum
sonraki durum
çıkış

Bu yapı durum makinesi analizinin temelidir.

15.9. Sayıcılar

Sayıcı her clock olayıyla belirli durum dizisini izleyen sırasal devredir.

Örneğin üç bitlik ikili sayıcı:

000
001
010
011
100
101
110
111
000
...

dizisini üretebilir.

15.10. Sayıcının Mod Değeri

Bir sayacın tekrar başlamadan önceki farklı durum sayısı modulus ile ifade edilir.

n bitlik tam ikili sayıcı:

mod = 2^n

duruma sahiptir.

15.11. Onlu Sayıcı

Decimal veya decade counter:

0...9

arasında on durum kullanır.

Dört bit gerektiği halde:

1010...1111

durumları normal onlu sayma dizisinde kullanılmaz.

Bu nedenle yapı:

mod-10

sayıcıdır.

15.12. Halka Sayıcı

Ring counter, bir register içindeki bit desenini çevrimsel olarak kaydırır.

Örneğin dört bitlik one-hot halka sayıcı:

1000
0100
0010
0001
1000
...

dizisini üretebilir.

n flip-flop ile tipik one-hot halka sayıcı n durum üretir.

Avantajı durum çözümlemesinin basit olmasıdır. Dezavantajı aynı durum sayısı için ikili sayaca göre daha fazla flip-flop kullanmasıdır.

15.13. Sırasal Devrelerde Zamanlama

Gerçek sayısal devrede yalnız Boolean doğruluğu yeterli değildir.

Dikkate alınması gereken temel zaman parametreleri:

• propagation delay,
• setup time,
• hold time,
• clock-to-Q delay.

Clock periyodu kritik yolun izin verdiği minimum değerden kısa seçilirse devre mantıksal olarak doğru tasarlanmış olsa bile zamanlama hatası oluşabilir.

Ünite 16: Osilatörler, Multivibratörler, Zamanlayıcılar ve PWM'ye Geçiş

16.1. Kararlı ve Yarı Kararlı Durumlar

Dijital ve analog devreler arasında kalan önemli devre sınıflarından biri multivibratörlerdir. Bir bistable devrenin iki kararlı durumu vardır ve harici bir olayla durum değiştirir. Monostable devrenin bir kararlı durumu vardır; tetiklendiğinde belirli süre geçici duruma gider ve geri döner. Astable devrenin kararlı durumu yoktur; iki durum arasında kendiliğinden salınarak periyodik kare/pulse dalgası üretir.

Bu ayrım, yalnız 555 zamanlayıcı için değil; watchdog, pulse stretcher, debounce, clock ve zaman aşımı devrelerini anlamak için de yararlıdır.

16.2. RC ile Zaman Oluşturma

Kapasitör gerilimi bir direnç üzerinden şarj olurken:

v_C(t)=V_S(1-e^(-t/RC))

biçiminde değişir. Deşarjda:

v_C(t)=V_0e^(-t/RC)

yaklaşımı kullanılır. Zamanlayıcı devreler, bu sürekli gerilimi belirli eşiklerle karşılaştırarak sayısal bir durum değişimine dönüştürür.

16.3. NE555'in İşlevsel Yapısı

NE555, zamanlamayı yalnız bir RC ağıyla yapan pasif bir eleman değildir. İşlevsel olarak:

direnç bölücü
   ↓
iki karşılaştırıcı
   ↓
SR latch
   ↓
çıkış katı
   +
deşarj transistörü

bloklarından oluşur.

İç direnç bölücü yaklaşık V_CC/3 ve 2V_CC/3 referansları üretir. Trigger ve threshold girişleri bu eşiklere göre latch durumunu değiştirir. Discharge transistörü zamanlama kapasitörünün kontrollü boşalmasını sağlar.

16.4. Monostable Çalışma

Monostable yapıda tetikleme, çıkışı geçici olarak aktif duruma getirir. Kapasitör eşik seviyesine ulaşınca devre kararlı durumuna döner. İdeal klasik bağlantıda pulse süresi yaklaşık:

t ≈ 1.1RC

ile ölçeklenir.

Bu yapı tek darbeden belirli süreli pulse üretme, timeout ve pulse stretching gibi işlerde kullanılabilir.

16.5. Astable Çalışma

Astable bağlantıda zamanlama kondansatörü iki eşik arasında sürekli şarj/deşarj olur ve periyodik çıktı üretir. Klasik iki dirençli bağlantıda yaklaşık:

f ≈ (1.44)/((R_A+2R_B)C)

ifadesi kullanılır.

Bu klasik yapıda frekans ile duty-cycle tamamen bağımsız değildir. Şarj ve deşarj yollarının diyotlarla ayrılması gibi düzenlemeler duty ayar aralığını genişletebilir. Gerçek frekans toleransı direnç, kondansatör, besleme ve eşik toleranslarından etkilenir.

16.6. Bistable Çalışma

Zamanlama kondansatörü olmadan trigger/reset benzeri girişlerle latch doğrudan set/reset edilerek bistable davranış elde edilebilir. Bu kullanım 555'in içinde bulunan karşılaştırıcı-latch yapısının yalnız osilatör olmadığını gösterir.

16.7. Control ve Reset Girişleri

Control voltage girişi iç eşikleri dışarıdan değiştirmeye imkân verir. Gürültülü ortamlarda bu pinin uygun şekilde bypass edilmesi yanlış tetiklemeyi azaltabilir.

Reset girişi çıkışı tanımlı duruma zorlamak için kullanılabilir. Açılışta veya arıza halinde zamanlayıcının hangi durumda başlayacağı tasarımın parçasıdır.

16.8. Kare Dalgadan PWM'ye

Periyodik pulse için duty-cycle:

D=(t_on)/(T)

olarak tanımlanır. Duty-cycle değiştirilerek yükün bir periyotta ne kadar süre enerjilendiği kontrol edilebilir.

PWM'nin sinyal ve harmonik yapısı Sinyaller ve Sistemler, donanımsal timer/PWM üretimi Mikroişlemciler, güç anahtarlama katı ise Güç Elektroniği kapsamında ele alınır.

16.9. Logic Çıkış ile Güç Anahtarı Aynı Şey Değildir

555 veya mikrodenetleyici çıkışı bir güç yükünü doğrudan sürmek için tasarlanmış kabul edilmemelidir. Güç MOSFET'inin gate'i kontrol gerilimiyle sürülürken cihazın veri sayfasındaki:

• gate sürme gerilimi,
• gate charge,
• R_(DS(on)),
• drain-source gerilim/akım sınırı,
• termal sınırlar

birlikte değerlendirilir.

MOSFET'in V_(GS(th)) değeri tam iletim için gereken gerilim değildir. Örneğin IRFZ44N gibi logic-level olmayan bir MOSFET düşük gate geriliminde iletime başlamış olsa bile yüksek akımda yeterince düşük R_(DS(on)) sağlamayabilir.

16.10. Endüktif Yüke Geçiş

Bir 555 çıkışından MOSFET ile DC motor sürme örneği şu katmanlara ayrılmalıdır:

NE555 zamanlama / PWM
    -> bu ders

MOSFET gate sürme + flyback + transient
    -> Güç Elektroniği

motor akım / tork / hız davranışı
    -> Aktüatörler, Elektrik Makineleri ve Tahrik Sistemleri

geri beslemeli hız / konum
    -> Otomatik Kontrol

Bu ayrım aynı devrenin farklı derslerde tekrar edilmesini önler ve her dersin fiziksel sorumluluğunu açık tutar.

Kaynakça

• Adel S. Sedra; Kenneth C. Smith. Microelectronic Circuits. Oxford University Press, 2010.

• Celozzi, Salvatore; Araneo, Rodolfo; Lovat, Giampiero. Electromagnetic Shielding. Wiley-IEEE Press, 2008. ISBN 978-0-470-05536-6.

• James W. Nilsson; Susan A. Riedel. Electric Circuits. Pearson, 2011.

• M. Morris Mano; Michael D. Ciletti. Digital Design. Pearson, 2012.

• Mor Harchol-Balter. Performance Modeling and Design of Computer Systems: Queueing Theory in Action. Cambridge University Press, 2013.

• Pete Warden, D. S. TinyML: Machine Learning with TensorFlow Lite on Arduino and Ultra-Low-Power Microcontrollers. O’Reilly Media, 2019.

• Peter J. Huber; Elvezio M. Ronchetti. Robust Statistics. 2nd ed. Wiley, 2009.

• Robert L. Boylestad; Louis Nashelsky. Electronic Devices and Circuit Theory. Pearson, 2012.