Cache Coherence
Birden fazla işlemci çekirdeğinin aynı bellek konumunun cache kopyaları üzerinde tutarlı gözlem yapmasını sağlayan protokol ve kurallar.
Teknik Bağlam
MESI benzeri protokoller cache line durumlarını ve invalidation mesajlarını yönetir. Paylaşılan yazma yoğunluğu arttıkça coherence trafiği throughput'u sınırlayabilir.
Sınırlar
Cache coherence, dil seviyesindeki memory consistency model ile aynı katman değildir; biri donanım kopyalarını, diğeri gözlemlenebilir sıralama kurallarını açıklar.
İlgili Kavramlar
- False Sharing
- Memory Barrier
- Memory Consistency Model
- NUMA